

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 58-009409

(43)Date of publication of application : 19.01.1983

(51)Int.Cl.

H03F 3/04

(21)Application number : 56-106518

(71)Applicant : TOSHIBA CORP

(22)Date of filing : 08.07.1981


(72)Inventor : NAGANO KATSUMI

(54) VOLTAGE-TO-CURRENT CONVERTING CIRCUIT

(57)Abstract:

PURPOSE: To increase the accuracy of the voltage-current conversion, by supplying a constant current to the collector circuits of the 1st and 2nd differential input elements respectively and connecting the 1st and 2nd transistors to the emitters of the 1st and 2nd differential input elements respectively.

CONSTITUTION: The emitters of the transistors (TR)Q1 and Q2 functioning as the 1st and 2nd differential input elements are connected in common to each other via a resistance R which functions as a load element. The constant current sources I1 and I2 are connected to the collectors of the TRQ1 and TRQ2. The TRQ5 and TRQ6 are connected in series to the TRQ3 and TRQ4, and the bases of the TRQ5 and TRQ6 are connected in common to the bases of the TRQ1 and TRQ2 to receive the common control of conduction by the input signal supplied to the differential input terminals Vin1 and Vin2. Thus the same current as that flowing through the TRQ2 and TRQ8 flows to a TRQ9, and as a result, a current flows to an output terminal OUT at the collector side of the TRQ9. Then an output current is obtained in response to the input signal voltage.



LEGAL STATUS

[Date of request for examination]

(1) 日本国特許庁 (JP)

(2) 特許出願公開

(3) 公開特許公報 (A)

昭58-9409

5) Int. Cl.³
H 03 F 3/04

識別記号
厅内整理番号
6832-5 J

(4) 公開 昭和58年(1983)1月19日

発明の数 1
審査請求 有

(全 8 頁)

(5) 電圧・電流変換回路

京芝浦電気株式会社トランジス
タ工場内

(6) 特願 昭56-106518

(7) 出願人 東京芝浦電気株式会社

(8) 出願 昭56(1981)7月8日

川崎市幸区堀川町72番地

(9) 発明者 長野克己

(10) 代理人 弁理士 鈴江武彦 外2名

川崎市幸区小向東芝町1番地東

明細書

1. 発明の名称

電圧・電流変換回路

2. 特許請求の範囲

(1) エミッタが負荷素子を介して共通接続され互いに対称配置される第1、第2の差動入力素子と、この第1、第2の差動入力素子のコレクタ回路それぞれに定電流を供給する手段と、上記第1、第2の差動入力素子のエミッタそれぞれに直列接続される第1、第2のトランジスタと、上記第1、第2のトランジスタを導通制御する第1、第2の電流制御手段と、上記第2のトランジスタにベースが共通接続されそのコレクタ回路に定電流が供給される出力用トランジスタとを具備することを特徴とする電圧・電流変換回路。

(2) 上記電流制御手段は、上記第1、第2の差動入力素子のコレクタ回路に供給される定電流により導通設定される第3、第4のトランジスタから成ることを特徴とする特許請求の範囲

第1項記載の電圧・電流変換回路。

(3) 上記電流制御手段は、上記第1、第2の差動入力素子のコレクタ回路に供給される定電流により導通設定される第3、第4のトランジスタと、上記第3、第4のトランジスタに直列接続され上記第1、第2の差動入力素子と共に導通制御される第5、第6のトランジスタから成ることを特徴とする特許請求の範囲第1項記載の電圧・電流変換回路。

(4) 上記電流制御手段は、上記第1、第2の差動入力素子のコレクタ回路に供給される定電流により導通設定される第3、第4のトランジスタと、上記第3、第4のトランジスタに直列接続され上記第1、第2の差動入力素子と共に導通制御される第5、第6のトランジスタと、上記第6のトランジスタのコレクタ回路と出力用トランジスタのコレクタ回路に接続されこの出力用トランジスタの発振を防止するコンデンサ回路から成ることを特徴とする特許請求の範囲第1項記載の電圧・電流変換回路。

(5) 上記定電流供給手段は、トランジスタのベースを共通接続して導通制御するようにしたカレシトミラー回路であることを特徴とする特許請求の範囲第1項記載の電圧・電流変換回路。

3.発明の詳細な説明

この発明は、入力電圧に応じた出力電流を得るための電圧・電流変換回路に関する。

一般に、入力として与えられた電圧差を電流の変化に変換する方法としては、第1図に示すようなエミッタ退化増幅器が用いられている。すなわち、トランジスタQ₁, Q₂のエミッタが負荷抵抗として働く抵抗Rを介して共通接続され、この抵抗Rの両端が定電流源I₁, I₂を介して接地される。そして、上記トランジスタQ₁, Q₂のベースにそれぞれ入力電圧V_{in1}, V_{in2}を与えると、このトランジスタQ₁, Q₂のコレクタ間に電流「I+i」, 「I-i」を得る。

このようなエミッタ退化増幅器の動作は次式で示される。

$$\Delta V_{in} = R_i + V_T \ln \frac{I+i}{I-i} \quad \dots (1)$$

-3-

なお、エミッタ退化増幅器の差動入力電流ΔI_{in}を求めるとき

$$\begin{aligned} \Delta I_{in} &= I_{in1} - I_{in2} \\ &= \frac{I+i}{\beta} - \frac{I-i}{\beta} = \frac{2i}{\beta} \end{aligned} \quad \dots (3)$$

ここで、

I_{in1}, I_{in2}: トランジスタQ₁, Q₂のベース電流

β: トランジスタQ₁, Q₂のエミッタ接地電流増幅率である。(1), (3)式から差動入力抵抗R_{in}が次式に示すように求まる。

$$\begin{aligned} R_{in} &= \frac{\Delta V_{in}}{\Delta I_{in}} \\ &= \frac{\beta R}{2} + \frac{\beta}{2i} V_T \ln \frac{I+i}{I-i} \end{aligned} \quad \dots (4)$$

上記(4)式において、小信号時(I ≫ i)には下式で表わせる。

$$R_{in} = \frac{\beta R}{2}$$

したがつて、変換抵抗Rのβ倍が入力インピーダンスとなつてゐる。

ここで、

$$\Delta V_{in} = V_{in1} - V_{in2} : 差動入力電圧$$

i: 出力電流

$$V_T = \frac{kT}{q} : 热電圧$$

I: バイアス電流(I = I₁ = I₂)

R: 変換抵抗

今、仮に出力電流が小さい(I ≫ i)ものとすると、上記(1)式は $\Delta V_{in} = R_i$ となり、出力電流iは入力電圧ΔV_{in}に比例する。この場合の回路のコンダクタンスGは下式で示される。

$$G = \frac{1}{R} \quad \dots (2)$$

しかし、入力電圧が大きくなると出力電流も大きくなり、上述した仮定は成立しなくなる。すなわち、出力電流iが大きくなると、バイアス電流Iに対してこの出力電流iの値が無視できなくなり、(1)式における右辺第2項を省略できなくなる。したがつて、入力電圧が大きくなつた時にこの第2項が誤差となつてしまふ。

-4-

タンスとなつてゐる。

この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、入力信号電圧が大きくても誤差の少ない電圧・電流変換回路を提供することである。

以下、この発明の一実施例を図面を参照して説明する。第2図はその構成を示すもので、第1, 第2の差動入力素子として働くトランジスタQ₁, Q₂のエミッタが負荷素子として働く抵抗Rを介して共通に接続されて対称に配置され、このトランジスタQ₁, Q₂のコレクタには定電流源I₁, I₂が接続される。前記トランジスタQ₁, Q₂のコレクタにはそれぞれトランジスタQ₃, Q₄のベースが接続され、前記定電流源I₁, I₂によって導通制御される。このトランジスタQ₃, Q₄と直列に、それぞれトランジスタQ₅, Q₆が接続され、そのベースがトランジスタQ₁, Q₂のベースと共に接続されて差動入力端子V_{in1}, V_{in2}に供給された入力信号により共通に導通制御される。上

記トランジスタ Q_1 , Q_2 のエミッタは、トランジスタ Q_7 , Q_8 を介して接地され、このトランジスタ Q_7 , Q_8 はそれぞれ、電流制御手段として働くトランジスタ Q_3 , Q_5 およびトランジスタ Q_4 , Q_6 の直列回路の導通状態により導通制御される。さらに、上記トランジスタ Q_8 のベースにトランジスタ Q_9 のベースが接続され、このトランジスタ Q_9 のコレクタには定電流源 I_3 が設けられ定電流が供給される。したがつて、上記トランジスタ Q_2 , Q_8 を流れる電流と同じ電流がトランジスタ Q_9 を流れるので、このトランジスタ Q_9 のコレクタ側の出力端子 OUT に電流が流れ込み、入力信号電圧に対応した出力電流を得るようにして成る。

このような構成の電圧・電流変換回路において、トランジスタ Q_1 のコレクタ電流は、定電流源 I_1 から Q_3 のベース電流を引いたものであり、トランジスタ Q_3 の電流増幅率 β が高いと仮定すれば、トランジスタ Q_1 のコレクタ電流は I にはば等しくなる。トランジスタ Q_7 の

-7-

となり、(6)式における対数項による誤差は無視できる。

また、入力電流 I_{in1} , I_{in2} はそれぞれ次式で表わせる。

$$I_{in1} = \frac{I}{\beta} \left(I - \frac{I-1}{\beta^2} \right) - \frac{I}{\beta_p \beta} (I-1) \quad \dots (8)$$

$$I_{in2} = \frac{I}{\beta} \left(I - \frac{I+1}{\beta^2} \right) - \frac{I}{\beta_p \beta} (I+1) \quad \dots (9)$$

ここで(8)式の右辺第1項はトランジスタ Q_1 のベース電流、第2項はトランジスタ Q_5 のベース電流を表わす。また、(9)式における右辺第1項はトランジスタ Q_2 のベース電流、第2項はトランジスタ Q_6 のベース電流である。 β_p は pnp 形トランジスタ Q_5 , Q_6 のエミッタ接地電流増幅率を表わす。

(3)式と同様に差動入力電流 ΔI_{in} を求めると。

$$\begin{aligned} \Delta I_{in} &= \frac{2i}{\beta^2} + \frac{2i}{\beta_p \beta} \\ &= 2i \left(\frac{1}{\beta^2} + \frac{1}{\beta_p \beta} \right) \quad \dots (10) \end{aligned}$$

-9-

コレクタ電流は「 $I-1$ 」であるが、小信号時 ($I \gg 1$) には「 I 」となるので、トランジスタ Q_1 のベース電流は $I/2$ として良い。トランジスタ Q_5 のベース電流増幅率 α_p を I ($\alpha_p=1$) とすると、トランジスタ Q_3 のエミッタ電流は I/β である。このトランジスタ Q_3 のベース電流はその I/β であるので I/β^2 である。同様にして小信号時のトランジスタ Q_4 のベース電流も I/β^2 である。

ところで大信号入力時の入力電圧と出力電流 I との関係は次式で表わせる。

$$\Delta V_{in} = R_i + V_{Tin} \frac{\frac{I-1}{\beta^2}}{I + \frac{I+1}{\beta^2}} \quad \dots (6)$$

上式はトランジスタ Q_3 のベース電流を $(I-1)/\beta^2$ として求めた。この(6)式を前記(1)式と比べると対数項における出力電流 I の影響が β^2 分の 1 になつてゐるため、(1)式に比べてリニアリティが向上できる。したがつて、ほぼ

$$\Delta V_{in} = R_i I$$

-8-

ここで β が充分に大きいと仮定すれば、

$$\Delta I_{in} \approx \frac{2i}{\beta^2}$$

となる。(7), (10)式より、この回路の差動入力抵抗は下式のようになる。

$$R_{in} = \frac{\beta_p \beta R}{2}$$

したがつて、エミッタ退化増幅器に比べて、 β_p 倍だけ入力抵抗が大きくなつてゐる。

第3図は、上記第2図の回路の具体的な回路構成例を示すもので、定電流源としてカレントミラー回路を使用している。第3図において第2図と同様な部分は同一符号を付してその説明は省略する。トランジスタ Q_1 , Q_2 , Q_9 のコレクタ回路には、それぞれトランジスタ Q_{p1} , Q_{p2} , Q_{p3} がベースを共通にして接続され、この共通ベースはトランジスタ Q_{p4} のベースに接続され、トランジスタ Q_{p4} のコレクタとベースはそれぞれトランジスタ Q_{p5} のベースエミッタに接続され、トランジスタ Q_{p4} のコレクタ回路に

接続された定電流源 I_0 によって導通設定される。また、トランジスタ Q₉ のベース・コレクタ間には発振防止用のコンデンサ C が接続される。そして、出力端子 OUT には抵抗 R_L が接続されてある。

このような構成の回路において、集積回路用のコンピュータ シミュレーションプログラム (SPICE プログラム) を使用してシミュレーション実験を行なうと、第 4 図に示すような特性を示す。ここで変換抵抗「 $R = 10 K\Omega$ 」とし、負荷抵抗「 $R_L = 10 K\Omega$ 」とする。また、差動入力端子 $V_{in\ 1}$ には入力電圧 V_{in} を印加し、端子 $V_{in\ 2}$ を接地している。入力電圧「 $V_{in} > 0$ 」のとき、出力端子 OUT には図の矢印の向きに電流 I が流れるので出力電圧は負となる。すなわち、この回路はゲインが「-1」の反転増幅回路として働くことになる。第 4 図に示す波形図は、振幅が ±2 V で周期が $4\mu\text{sec}$ の三角波を入力電圧 V_{in} として印加している。図において破線が入力波形、実線が出力波形である。この場合、反

-11-

制限がある。この点については第 3 図に示した回路においても同様である。以下、トニアリティの取れる最大入力電圧 $\Delta V_{in\ max}$ を求める。第 1 図の回路におけるトランジスタ Q₁, Q₂ のコレクタ電流は、図の矢印の向きに取つた時に電流値が正でなければならないので。下式の条件を満たす必要がある。

$$I + i > 0$$

$$I - i > 0$$

これは、コレクタ電流を負とするとトランジスタが動作をしないことに依る。したがつて、

$$-I < i < I$$

となる。また、出力電流はその絶対値がバイアス電流よりも小さくなることが必要である。(1) 式を i について微分すると、下式のようになる。

$$\frac{d}{di} \Delta V_{in} = R + V_T \frac{\frac{2I}{I-i}}{I-i}$$

$-I < i < I$ の範囲では $\frac{d}{di} \Delta V_{in}$ は正であり、また、 $i = \pm I$ で $\frac{d}{di} \Delta V_{in}$ は $+\infty$ に発散する。この状態を第 8 図に示す。「 $i=0$ 」の場合の ΔV_{in}

転増幅器として動作していることが確認できる。

第 5 図(a), (b) ~ 第 7 図(a), (b) はそれぞれ、上記第 3 図の回路における周波数特性を示すシミュレーション結果で、(a) 図は「周波数 - ゲイン特性図」、(b) 図は「周波数 - 位相特性図」である。第 5 図(a), (b)においては、コンデンサ C = 1pF 、定電流 $I_0 = 500\mu\text{A}$ に設定している。(a) 図において周波数が 2MHz 付近でピークが発生しているが、これは回路が発振していることを示している。第 6 図(a), (b) および第 7 図(a), (b) はそれぞれコンデンサ C の容量を大きくしてシミュレーションを行なつたもので、第 6 図(a), (b)においては、コンデンサ C = 5pF 、定電流 $I_0 = 500\mu\text{A}$ 、第 7 図(a), (b)においては、コンデンサ C = 5pF 、定電流 $I_0 = 200\mu\text{A}$ である。このようにコンデンサ C の容量を適当な値に設定することにより、発振状態を表わすゲインのピークは認められなくなる。

ところで、エミッタ退化増幅器は、差動入力電圧として取り扱うことができる電圧範囲には

-12-

の傾き θ (コンダクタンス G の逆数) は下式で示される。

$$\frac{d}{dI} \Delta V_{in} = R + \frac{2V_T}{I} \dots (15)$$

上記 (15) 式において、リニアリティの取れる範囲は下式で示される。

$$|\Delta V_{in\ max}| = (R + \frac{2V_T}{I}) I \\ = R I + 2V_T \dots (16)$$

したがつて、最大入力電圧は $R I$ で決定される。なお、 V_T は約 25mV に過ぎない。例えば $R = 10K\Omega$, $I = 100\mu\text{A}$ とすれば $|\Delta V_{in\ max}| = 1\text{V}$ である。上記 (15) 式からコンダクタンス G は下式で示すようになる。

$$G = \frac{1}{R + \frac{2V_T}{I}} \dots (17)$$

ここで、 $R \gg \frac{2V_T}{I}$ とすれば、(17) 式は (2) 式と一致する。 $2V_T/I$ は通常の使用では数百 μA 程度であり、変換抵抗 R を数 $K\Omega$ に設定すればこの項

の影響は無視できる。

第9図は、この発明の他の実施例を示す回路図で、上記第2図の回路におけるトランジスタQ₅、Q₆を取り除いたものである。このような構成の回路においても電圧・電流変換が可能であり、特に低い電源電圧（例えば3V_{BE}～21V）で動作させることができる。この回路では低い電源電圧で精度良く電圧・電流変換を行なうことができる。

以上説明したようにこの発明によれば、入力電流*i*による影響を小さくできるので入力信号電圧が大きくても誤差の少ない電圧・電流変換回路が得られる。


4. 図面の簡単な説明

第1図はエミッタ退化増幅器を示す回路図、第2図はこの発明の一実施例に係る電圧・電流変換回路を示す図、第3図は上記第2図の回路の具体的な構成例を示す回路図、第4図は上記第3図の回路の入力信号と出力信号の関係を示す波形図、第5図(a)、(b)、第6図(a)、(b)および


第7図(a)、(b)はそれぞれ上記第3図の回路の周波数特性を示す特性図、第8図はこの発明の電圧・電流変換回路による出力電流の範囲を示す特性図、第9図はこの発明の他の実施例を示す回路図である。

Q₁～Q₉…トランジスタ（Q₁、Q₂：差動入力素子、Q₃～Q₆：電流制御手段）、R…負荷素子、I₁～I₃…定電流源。

出願人代理人 井理士 鈴江 武彦




第1図




第2図


第3図




第4図




第5図




第6図



第 7 図



第 8 図



第 9 図

